From 3ec66893e377b088c1284d2d23adb2aeea6d7965 Mon Sep 17 00:00:00 2001 From: Aidan MacDonald Date: Sat, 27 Feb 2021 22:08:58 +0000 Subject: New port: FiiO M3K on bare metal Change-Id: I7517e7d5459e129dcfc9465c6fbd708619888fbe --- firmware/target/mips/ingenic_x1000/x1000/gpio.h | 196 ++++++++++++++++++++++++ 1 file changed, 196 insertions(+) create mode 100644 firmware/target/mips/ingenic_x1000/x1000/gpio.h (limited to 'firmware/target/mips/ingenic_x1000/x1000/gpio.h') diff --git a/firmware/target/mips/ingenic_x1000/x1000/gpio.h b/firmware/target/mips/ingenic_x1000/x1000/gpio.h new file mode 100644 index 0000000000..6bba343cf6 --- /dev/null +++ b/firmware/target/mips/ingenic_x1000/x1000/gpio.h @@ -0,0 +1,196 @@ +/*************************************************************************** + * __________ __ ___. + * Open \______ \ ____ ____ | | _\_ |__ _______ ___ + * Source | _// _ \_/ ___\| |/ /| __ \ / _ \ \/ / + * Jukebox | | ( <_> ) \___| < | \_\ ( <_> > < < + * Firmware |____|_ /\____/ \___ >__|_ \|___ /\____/__/\_ \ + * \/ \/ \/ \/ \/ + * This file was automatically generated by headergen, DO NOT EDIT it. + * headergen version: 3.0.0 + * x1000 version: 1.0 + * x1000 authors: Aidan MacDonald + * + * Copyright (C) 2015 by the authors + * + * This program is free software; you can redistribute it and/or + * modify it under the terms of the GNU General Public License + * as published by the Free Software Foundation; either version 2 + * of the License, or (at your option) any later version. + * + * This software is distributed on an "AS IS" basis, WITHOUT WARRANTY OF ANY + * KIND, either express or implied. + * + ****************************************************************************/ +#ifndef __HEADERGEN_GPIO_H__ +#define __HEADERGEN_GPIO_H__ + +#include "macro.h" + +#define REG_GPIO_C_GLITCH_CFG0 jz_reg(GPIO_C_GLITCH_CFG0) +#define JA_GPIO_C_GLITCH_CFG0 (0xb0010000 + 0x200 + 0x800) +#define JT_GPIO_C_GLITCH_CFG0 JIO_32_RW +#define JN_GPIO_C_GLITCH_CFG0 GPIO_C_GLITCH_CFG0 +#define JI_GPIO_C_GLITCH_CFG0 +#define REG_GPIO_C_GLITCH_CFG0_SET jz_reg(GPIO_C_GLITCH_CFG0_SET) +#define JA_GPIO_C_GLITCH_CFG0_SET (JA_GPIO_C_GLITCH_CFG0 + 0x4) +#define JT_GPIO_C_GLITCH_CFG0_SET JIO_32_WO +#define JN_GPIO_C_GLITCH_CFG0_SET GPIO_C_GLITCH_CFG0 +#define JI_GPIO_C_GLITCH_CFG0_SET +#define REG_GPIO_C_GLITCH_CFG0_CLR jz_reg(GPIO_C_GLITCH_CFG0_CLR) +#define JA_GPIO_C_GLITCH_CFG0_CLR (JA_GPIO_C_GLITCH_CFG0 + 0x8) +#define JT_GPIO_C_GLITCH_CFG0_CLR JIO_32_WO +#define JN_GPIO_C_GLITCH_CFG0_CLR GPIO_C_GLITCH_CFG0 +#define JI_GPIO_C_GLITCH_CFG0_CLR + +#define REG_GPIO_C_GLITCH_CFG1 jz_reg(GPIO_C_GLITCH_CFG1) +#define JA_GPIO_C_GLITCH_CFG1 (0xb0010000 + 0x200 + 0x810) +#define JT_GPIO_C_GLITCH_CFG1 JIO_32_RW +#define JN_GPIO_C_GLITCH_CFG1 GPIO_C_GLITCH_CFG1 +#define JI_GPIO_C_GLITCH_CFG1 +#define REG_GPIO_C_GLITCH_CFG1_SET jz_reg(GPIO_C_GLITCH_CFG1_SET) +#define JA_GPIO_C_GLITCH_CFG1_SET (JA_GPIO_C_GLITCH_CFG1 + 0x4) +#define JT_GPIO_C_GLITCH_CFG1_SET JIO_32_WO +#define JN_GPIO_C_GLITCH_CFG1_SET GPIO_C_GLITCH_CFG1 +#define JI_GPIO_C_GLITCH_CFG1_SET +#define REG_GPIO_C_GLITCH_CFG1_CLR jz_reg(GPIO_C_GLITCH_CFG1_CLR) +#define JA_GPIO_C_GLITCH_CFG1_CLR (JA_GPIO_C_GLITCH_CFG1 + 0x8) +#define JT_GPIO_C_GLITCH_CFG1_CLR JIO_32_WO +#define JN_GPIO_C_GLITCH_CFG1_CLR GPIO_C_GLITCH_CFG1 +#define JI_GPIO_C_GLITCH_CFG1_CLR + +#define REG_GPIO_C_GLITCH_CFG2 jz_reg(GPIO_C_GLITCH_CFG2) +#define JA_GPIO_C_GLITCH_CFG2 (0xb0010000 + 0x200 + 0x820) +#define JT_GPIO_C_GLITCH_CFG2 JIO_32_RW +#define JN_GPIO_C_GLITCH_CFG2 GPIO_C_GLITCH_CFG2 +#define JI_GPIO_C_GLITCH_CFG2 +#define REG_GPIO_C_GLITCH_CFG2_SET jz_reg(GPIO_C_GLITCH_CFG2_SET) +#define JA_GPIO_C_GLITCH_CFG2_SET (JA_GPIO_C_GLITCH_CFG2 + 0x4) +#define JT_GPIO_C_GLITCH_CFG2_SET JIO_32_WO +#define JN_GPIO_C_GLITCH_CFG2_SET GPIO_C_GLITCH_CFG2 +#define JI_GPIO_C_GLITCH_CFG2_SET +#define REG_GPIO_C_GLITCH_CFG2_CLR jz_reg(GPIO_C_GLITCH_CFG2_CLR) +#define JA_GPIO_C_GLITCH_CFG2_CLR (JA_GPIO_C_GLITCH_CFG2 + 0x8) +#define JT_GPIO_C_GLITCH_CFG2_CLR JIO_32_WO +#define JN_GPIO_C_GLITCH_CFG2_CLR GPIO_C_GLITCH_CFG2 +#define JI_GPIO_C_GLITCH_CFG2_CLR + +#define REG_GPIO_C_GLITCH_CFG3 jz_reg(GPIO_C_GLITCH_CFG3) +#define JA_GPIO_C_GLITCH_CFG3 (0xb0010000 + 0x200 + 0x830) +#define JT_GPIO_C_GLITCH_CFG3 JIO_32_RW +#define JN_GPIO_C_GLITCH_CFG3 GPIO_C_GLITCH_CFG3 +#define JI_GPIO_C_GLITCH_CFG3 +#define REG_GPIO_C_GLITCH_CFG3_SET jz_reg(GPIO_C_GLITCH_CFG3_SET) +#define JA_GPIO_C_GLITCH_CFG3_SET (JA_GPIO_C_GLITCH_CFG3 + 0x4) +#define JT_GPIO_C_GLITCH_CFG3_SET JIO_32_WO +#define JN_GPIO_C_GLITCH_CFG3_SET GPIO_C_GLITCH_CFG3 +#define JI_GPIO_C_GLITCH_CFG3_SET +#define REG_GPIO_C_GLITCH_CFG3_CLR jz_reg(GPIO_C_GLITCH_CFG3_CLR) +#define JA_GPIO_C_GLITCH_CFG3_CLR (JA_GPIO_C_GLITCH_CFG3 + 0x8) +#define JT_GPIO_C_GLITCH_CFG3_CLR JIO_32_WO +#define JN_GPIO_C_GLITCH_CFG3_CLR GPIO_C_GLITCH_CFG3 +#define JI_GPIO_C_GLITCH_CFG3_CLR + +#define REG_GPIO_PIN(_n1) jz_reg(GPIO_PIN(_n1)) +#define JA_GPIO_PIN(_n1) (0xb0010000 + 0x0 + (_n1) * 0x100) +#define JT_GPIO_PIN(_n1) JIO_32_RW +#define JN_GPIO_PIN(_n1) GPIO_PIN +#define JI_GPIO_PIN(_n1) (_n1) + +#define REG_GPIO_INT(_n1) jz_reg(GPIO_INT(_n1)) +#define JA_GPIO_INT(_n1) (0xb0010000 + 0x10 + (_n1) * 0x100) +#define JT_GPIO_INT(_n1) JIO_32_RW +#define JN_GPIO_INT(_n1) GPIO_INT +#define JI_GPIO_INT(_n1) (_n1) +#define REG_GPIO_INT_SET(_n1) jz_reg(GPIO_INT_SET(_n1)) +#define JA_GPIO_INT_SET(_n1) (JA_GPIO_INT(_n1) + 0x4) +#define JT_GPIO_INT_SET(_n1) JIO_32_WO +#define JN_GPIO_INT_SET(_n1) GPIO_INT +#define JI_GPIO_INT_SET(_n1) (_n1) +#define REG_GPIO_INT_CLR(_n1) jz_reg(GPIO_INT_CLR(_n1)) +#define JA_GPIO_INT_CLR(_n1) (JA_GPIO_INT(_n1) + 0x8) +#define JT_GPIO_INT_CLR(_n1) JIO_32_WO +#define JN_GPIO_INT_CLR(_n1) GPIO_INT +#define JI_GPIO_INT_CLR(_n1) (_n1) + +#define REG_GPIO_MSK(_n1) jz_reg(GPIO_MSK(_n1)) +#define JA_GPIO_MSK(_n1) (0xb0010000 + 0x20 + (_n1) * 0x100) +#define JT_GPIO_MSK(_n1) JIO_32_RW +#define JN_GPIO_MSK(_n1) GPIO_MSK +#define JI_GPIO_MSK(_n1) (_n1) +#define REG_GPIO_MSK_SET(_n1) jz_reg(GPIO_MSK_SET(_n1)) +#define JA_GPIO_MSK_SET(_n1) (JA_GPIO_MSK(_n1) + 0x4) +#define JT_GPIO_MSK_SET(_n1) JIO_32_WO +#define JN_GPIO_MSK_SET(_n1) GPIO_MSK +#define JI_GPIO_MSK_SET(_n1) (_n1) +#define REG_GPIO_MSK_CLR(_n1) jz_reg(GPIO_MSK_CLR(_n1)) +#define JA_GPIO_MSK_CLR(_n1) (JA_GPIO_MSK(_n1) + 0x8) +#define JT_GPIO_MSK_CLR(_n1) JIO_32_WO +#define JN_GPIO_MSK_CLR(_n1) GPIO_MSK +#define JI_GPIO_MSK_CLR(_n1) (_n1) + +#define REG_GPIO_PAT1(_n1) jz_reg(GPIO_PAT1(_n1)) +#define JA_GPIO_PAT1(_n1) (0xb0010000 + 0x30 + (_n1) * 0x100) +#define JT_GPIO_PAT1(_n1) JIO_32_RW +#define JN_GPIO_PAT1(_n1) GPIO_PAT1 +#define JI_GPIO_PAT1(_n1) (_n1) +#define REG_GPIO_PAT1_SET(_n1) jz_reg(GPIO_PAT1_SET(_n1)) +#define JA_GPIO_PAT1_SET(_n1) (JA_GPIO_PAT1(_n1) + 0x4) +#define JT_GPIO_PAT1_SET(_n1) JIO_32_WO +#define JN_GPIO_PAT1_SET(_n1) GPIO_PAT1 +#define JI_GPIO_PAT1_SET(_n1) (_n1) +#define REG_GPIO_PAT1_CLR(_n1) jz_reg(GPIO_PAT1_CLR(_n1)) +#define JA_GPIO_PAT1_CLR(_n1) (JA_GPIO_PAT1(_n1) + 0x8) +#define JT_GPIO_PAT1_CLR(_n1) JIO_32_WO +#define JN_GPIO_PAT1_CLR(_n1) GPIO_PAT1 +#define JI_GPIO_PAT1_CLR(_n1) (_n1) + +#define REG_GPIO_PAT0(_n1) jz_reg(GPIO_PAT0(_n1)) +#define JA_GPIO_PAT0(_n1) (0xb0010000 + 0x40 + (_n1) * 0x100) +#define JT_GPIO_PAT0(_n1) JIO_32_RW +#define JN_GPIO_PAT0(_n1) GPIO_PAT0 +#define JI_GPIO_PAT0(_n1) (_n1) +#define REG_GPIO_PAT0_SET(_n1) jz_reg(GPIO_PAT0_SET(_n1)) +#define JA_GPIO_PAT0_SET(_n1) (JA_GPIO_PAT0(_n1) + 0x4) +#define JT_GPIO_PAT0_SET(_n1) JIO_32_WO +#define JN_GPIO_PAT0_SET(_n1) GPIO_PAT0 +#define JI_GPIO_PAT0_SET(_n1) (_n1) +#define REG_GPIO_PAT0_CLR(_n1) jz_reg(GPIO_PAT0_CLR(_n1)) +#define JA_GPIO_PAT0_CLR(_n1) (JA_GPIO_PAT0(_n1) + 0x8) +#define JT_GPIO_PAT0_CLR(_n1) JIO_32_WO +#define JN_GPIO_PAT0_CLR(_n1) GPIO_PAT0 +#define JI_GPIO_PAT0_CLR(_n1) (_n1) + +#define REG_GPIO_FLAG(_n1) jz_reg(GPIO_FLAG(_n1)) +#define JA_GPIO_FLAG(_n1) (0xb0010000 + 0x50 + (_n1) * 0x100) +#define JT_GPIO_FLAG(_n1) JIO_32_RW +#define JN_GPIO_FLAG(_n1) GPIO_FLAG +#define JI_GPIO_FLAG(_n1) (_n1) +#define REG_GPIO_FLAG_CLR(_n1) jz_reg(GPIO_FLAG_CLR(_n1)) +#define JA_GPIO_FLAG_CLR(_n1) (JA_GPIO_FLAG(_n1) + 0x8) +#define JT_GPIO_FLAG_CLR(_n1) JIO_32_WO +#define JN_GPIO_FLAG_CLR(_n1) GPIO_FLAG +#define JI_GPIO_FLAG_CLR(_n1) (_n1) + +#define REG_GPIO_PULL(_n1) jz_reg(GPIO_PULL(_n1)) +#define JA_GPIO_PULL(_n1) (0xb0010000 + 0x70 + (_n1) * 0x100) +#define JT_GPIO_PULL(_n1) JIO_32_RW +#define JN_GPIO_PULL(_n1) GPIO_PULL +#define JI_GPIO_PULL(_n1) (_n1) +#define REG_GPIO_PULL_SET(_n1) jz_reg(GPIO_PULL_SET(_n1)) +#define JA_GPIO_PULL_SET(_n1) (JA_GPIO_PULL(_n1) + 0x4) +#define JT_GPIO_PULL_SET(_n1) JIO_32_WO +#define JN_GPIO_PULL_SET(_n1) GPIO_PULL +#define JI_GPIO_PULL_SET(_n1) (_n1) +#define REG_GPIO_PULL_CLR(_n1) jz_reg(GPIO_PULL_CLR(_n1)) +#define JA_GPIO_PULL_CLR(_n1) (JA_GPIO_PULL(_n1) + 0x8) +#define JT_GPIO_PULL_CLR(_n1) JIO_32_WO +#define JN_GPIO_PULL_CLR(_n1) GPIO_PULL +#define JI_GPIO_PULL_CLR(_n1) (_n1) + +#define REG_GPIO_Z_GID2LD jz_reg(GPIO_Z_GID2LD) +#define JA_GPIO_Z_GID2LD (0xb0010000 + 0x7f0) +#define JT_GPIO_Z_GID2LD JIO_32_RW +#define JN_GPIO_Z_GID2LD GPIO_Z_GID2LD +#define JI_GPIO_Z_GID2LD + +#endif /* __HEADERGEN_GPIO_H__*/ -- cgit v1.2.3